SAT 技術

為什麼需要 SAT 檢測堆疊式半導體時代的內部缺陷檢測

撰寫與審閱:MIT Co., Ltd. 研發中心最後更新:

半導體的結構正在改變:高頻寬記憶體(HBM)將晶粒多層堆疊,小晶片(Chiplet)將多顆晶粒整合於單一封裝,功率半導體模組則將晶片與厚金屬、陶瓷基板接合。隨著這樣的發展,決定良率與可靠度的缺陷已不在表面,而是轉移到肉眼看不見的接合介面。介面上的空洞(Void)、脫層(Delamination)與裂縫(Crack),往往是厚度不到 1 µm 的薄空氣層。能在不切開樣品的情況下清楚檢出這類空氣層的代表性方法,就是超音波掃描檢測(SAT,Scanning Acoustic Tomography)。SAT 與超音波掃描顯微鏡(SAM、C-SAM)原理相同。本頁說明 SAT 為何不再是選擇性的檢測,而成為必要的製程檢測。SAT 的術語、原理與頻率選擇整理於「SAT 技術指南」,MIT Co., Ltd.(Mechatronics Inspection Technology,韓國)的設備特點則整理於「SFSAT 的特色」。

本页另有简体中文版。

1. 從表面轉移到接合介面的缺陷

在平面結構的半導體中,相當多的不良會顯現在表面,大多可由自動光學檢測(AOI)與電性測試篩出。堆疊與異質整合成為標準之後,情況有所不同。晶粒與晶粒、晶粒與中介層(Interposer)、晶片與基板、基板與底板(Base Plate)之間的接合介面數量大幅增加。這些介面是熱膨脹係數不同的材料相接之處,應力、濕氣與製程變異都集中於此。缺陷產生的位置已經改變。

結構關鍵介面代表性缺陷漏檢時的影響
HBM 與堆疊式記憶體晶粒之間的微凸塊(Micro Bump)、混合鍵合(Hybrid Bonding)介面潤濕不良(Non-wet)、微小空洞、底部填充膠(Underfill)未填滿單一晶粒的缺陷導致整個堆疊報廢、熱阻上升
2.5D/3D 封裝與小晶片封裝晶粒與中介層之間、中介層與載板之間、晶粒與封膠材料(EMC)之間脫層、凸塊裂縫、底部填充膠空洞可靠度試驗後的不良、出貨後於客戶端發生的不良
晶圓鍵合(亦稱晶圓接合;W2W、D2W)鍵合介面空洞、微粒(Particle)造成的未接合薄化與後續製程中的晶片損失
功率半導體模組晶片與 DBC(DCB)、AMB 基板之間的銲料層與燒結層,基板與底板的接合面空洞、脫層、燒結層裂縫熱阻上升、過熱、壽命縮短
基板、積層陶瓷電容(MLCC)等元件層間接合面層間脫層、裂縫濕氣滲入、電性不良

這些缺陷有共同點。缺陷位於矽、金屬、封膠材料等不透光材料下方,深度從數十 µm 至數 mm。厚度往往在次微米等級。起初在電性上看似正常,之後在溫度循環與濕氣中逐漸擴大,成為不良。

2. 僅靠其他檢測方法仍有不足的原因

各種檢測方法觀察的物理量不同,因此對介面缺陷的靈敏度也不同。

檢測方法觀察對象擅長檢出的項目不易檢出的項目
自動光學檢測(AOI)表面反射光表面異物、刮傷、凸塊形狀不透光材料下方的缺陷
X 光(X-ray,2D、CT)由密度差決定的穿透量銲料空洞、線路與凸塊形狀、橋接薄脫層(幾乎沒有密度差)、相同材料之間的未接合
紅外線(IR)穿透矽的光晶圓鍵合介面的空洞金屬或封膠材料後方的缺陷、含金屬層的結構
電性測試電氣特性開路、短路、功能不良電性上仍屬正常的潛在缺陷(局部脫層、空洞)
超音波檢測(SAT)介面的聲阻抗變化脫層、空洞、裂縫、潤濕不良(Non-wet),以及缺陷所在的深度位置精密的形狀與尺寸量測

關鍵在於,脫層必須以是否存在來檢出,而不是以厚度來檢出。X 光觀察的是穿透路徑上的密度差,因此幾乎沒有厚度的脫層不易在影像中顯現。超音波在固體與空氣的介面幾乎全部反射,且回波相位反轉,因此即使空氣層只有次微米厚度,也會形成清楚的訊號。IPC/JEDEC J-STD-035 是以超音波顯微鏡檢測非氣密塑膠封裝元件內部脫層與裂縫的標準程序,用於濕度敏感等級(MSL)試驗前後的脫層確認。

各種檢測方法並非競爭關係,而是分工關係。形狀與線路由 X 光負責,表面由 AOI 負責,介面由 SAT 負責,最終功能則由電性測試確認。詳細比較請參閱「SAT 技術指南」第 8 節。

3. 超音波適合檢測介面缺陷的物理原因

  • 脈波回波法(Pulse-Echo):聚焦式超音波探頭發出短脈波,並接收從各介面反射回來的回波。回波強度取決於介面兩側材料的聲阻抗差。
  • 空氣介面的全反射:在固體與空氣的介面,超音波幾乎 100% 反射,且相位反轉。空洞與脫層本身就是空氣層,因此會產生強且容易辨別的訊號。
  • 深度選擇:回波返回的時間與深度成正比,因此可設定時間閘門(Gate),只選取目標介面成像(C-scan)。在堆疊結構中可逐層取得影像,能直接確認是哪一個介面出現問題。
  • 非破壞:不需切開樣品,檢測後的產品可直接送往下一道製程,也能比較同一樣品在製程前後的狀態。

原理、成像模式與頻率選擇,整理於「SAT 技術指南」第 2 至 3 節。

4. 從抽檢到全檢:需要線上型(In-line)自動 SAT 的原因

超音波顯微鏡長期以來主要用於實驗室。當時的用途,是由專業人員放置少量已完成可靠度試驗的樣品並判讀影像。然而,三項變化使檢測進入產線,並走向全檢。

  • 堆疊的價值:像 HBM 這樣將晶粒堆疊 8 層、12 層、16 層時,最後一個介面的不良,會使多顆原本良好的晶粒一併報廢。發現不良的時間點越晚,損失越大,因此在接合後立即確認介面的檢測較為經濟。
  • 可靠度攸關安全:在功率半導體模組中,銲料層與燒結層的空洞會提高熱阻,而熱阻直接影響壽命。車用與工業用領域的客戶要求提供全檢資料而非抽檢資料的情況日益增加。
  • 製程回饋:介面缺陷是鍵合壓力、溫度、助焊劑、燒結曲線等製程條件的結果。將缺陷的位置與分布以座標資料即時回饋給製程,良率改善的速度就會不同。僅靠專業人員判讀的抽檢結果,難以形成這樣的循環。

要在產線內執行全檢,設備的要求也隨之改變。這些要求包括晶圓與料盤(Tray)的自動上料與對位、不依賴專業人員的判定與分類、產能(Throughput),以及以相同基準重複的判定。此外還需要與工廠系統連線(SECS/GEM)、針對水分敏感製程的用水管理,以及薄型樣品的翹曲(Warpage)補償。實驗室型設備與全自動線上型(In-line)設備的差異,整理於「SAT 技術指南」第 6 節。

製程階段檢測時間點確認項目
晶圓鍵合緊接在鍵合之後、薄化之前鍵合介面的空洞與未接合
以熱壓鍵合(TCB)或混合鍵合堆疊晶粒各堆疊階段或堆疊完成後凸塊潤濕不良(Non-wet)、底部填充膠空洞
封裝組裝封膠(Molding)與回焊(Reflow)之後晶粒與封膠材料之間、晶粒與載板之間的脫層,以及裂縫
功率模組組裝黏晶(Die Attach)與基板接合之後銲料層與燒結層的空洞、基板脫層
可靠度試驗MSL 試驗與溫度循環試驗前後脫層的發生與擴展情形(J-STD-035)

5. 導入前的確認事項

評估 SAT 設備時,將下列項目與樣品條件一併確認,設備之間的比較才會公平。

  • 檢測對象的深度與層結構:探頭頻率範圍與閘門設定,取決於要觀察哪一個介面。
  • 產能的比較條件:產能會隨掃描間距、探頭數量與檢測區數量而改變,因此須以相同間距、相同樣品比較。
  • 翹曲補償範圍:薄型晶圓與基板會有翹曲。確認設備是否能即時追隨高度。
  • 與水的接觸方式:確認是將樣品浸入水槽的方式(水浸式),還是不將樣品浸入水槽、盡量減少與水接觸的方式。也要確認檢測後的乾燥方式。
  • 缺陷座標的準確度:自動判定、複檢(Review)、分級(Binning)與製程回饋,都以準確的 x-y 座標為前提。
  • 產線連線與判定基準管理:確認 SECS/GEM 連線、判定基準的版本管理,以及結果資料的格式。

本公司的 SFSAT 系列如何對應這些需求,請見產品頁面的「各機型差異一覽」表與「SFSAT 的特色」。

常見問題

脫層為什麼用超音波掃描檢測(SAT)而不是 X 光檢測?
X 光(X-ray)觀察的是穿透路徑上的密度差,因此幾乎沒有厚度的脫層(Delamination)不易在影像中顯現。超音波在固體與空氣的介面幾乎全部反射,且相位反轉,因此即使是次微米厚度的空氣層也能清楚檢出。IPC/JEDEC J-STD-035 是以超音波顯微鏡檢測這類脫層的標準程序。線路與凸塊形狀則以 X 光較為合適,兩種檢測方法互補。
高頻寬記憶體(HBM)等堆疊式記憶體一定需要 SAT 檢測嗎?
左右堆疊式記憶體良率的缺陷,是晶粒之間接合面的潤濕不良(Non-wet)、微小空洞(Void)與底部填充膠(Underfill)未填滿。這些介面位於矽晶片下方,光學檢測難以觀察。超音波可透過時間閘門(Gate)逐層對介面成像,因此能確認是哪一層出現問題。晶粒堆疊層數越多,單一介面的不良越會擴大為整個堆疊的損失,因此接合後立即檢測的價值很高。
功率半導體模組為什麼用超音波檢測?
功率模組中,晶片、基板與底板(Base Plate)之間的銲料層與燒結層若出現空洞或脫層,會提高熱阻,導致過熱與壽命縮短。這些接合層位於厚金屬與陶瓷下方,超音波檢測是能以非破壞方式對整個接合面成像的實用方法。從 DBC(DCB)、AMB 基板階段到模組組裝完成後,都以相同原理檢測。
晶圓鍵合檢測為什麼用 SAT 而不是紅外線(IR)?
紅外線可穿透矽,能快速觀察矽與矽鍵合介面的空洞;但若中間有金屬層或不透光材料,則難以觀察。SAT 不受材料光學透明度的影響,可對介面成像並區分缺陷深度。因此金屬鍵合、混合鍵合(Hybrid Bonding)與異質材料鍵合,都能以同一台設備檢測。同時使用兩種方法的產線也很多。
只做抽檢不夠嗎?為什麼需要全檢?
抽檢在製程穩定後以統計方式管理時有效。但在堆疊結構中,單一介面的不良會擴大為多顆晶粒的損失。功率模組這類可靠度攸關安全的產品,客戶也常要求提供全檢資料。此外,全檢取得的缺陷座標與分布資料可作為修正製程條件的回饋,使檢測不再只是成本,而成為改善良率的手段。
SAT 檢測在哪些製程階段執行?
代表性的檢測時間點為:緊接在晶圓鍵合之後、晶粒堆疊的各階段或堆疊完成後、封裝的封膠(Molding)與回焊(Reflow)之後。功率模組則在黏晶(Die Attach)與基板接合之後檢測。濕度敏感等級(MSL)試驗、溫度循環等可靠度試驗的前後也會檢測。可以這樣理解:緊接在形成新介面的製程之後,就是檢測時間點。